אנטפּלעקן דעם פּלאַן און פּראָדוקציע פון ​​סיליקאָן קאַרבייד (SiC) טשיפּס: פֿון באַסיקס ביז אַפּליקאַציע

סיליקאָן קאַרבייד (SiC) MOSFETs זענען הויך-פאָרשטעלונג מאַכט האַלב-קאָנדוקטאָר דעוויסעס וואָס זענען געוואָרן וויכטיק אין אינדוסטריעס ריינדזשינג פון עלעקטרישע וועהיקלעס און רינואַבאַל ענערגיע צו ינדאַסטריאַל אָטאַמיישאַן. קאַמפּערד צו טראַדיציאָנעלע סיליקאָן (Si) MOSFETs, SiC MOSFETs פאָרשלאָגן העכערע פאָרשטעלונג אונטער עקסטרעמע באדינגונגען, אַרייַנגערעכנט הויך טעמפּעראַטורעס, וואָולטידזש און פרעקווענצן. אָבער, דערגרייכן אָפּטימאַל פאָרשטעלונג אין SiC דעוויסעס גייט ווייַטער פון פשוט קריגן הויך-קוואַליטעט סאַבסטראַטעס און עפּיטאַקסיאַל לייַערס - עס ריקווייערז אַ קערפאַלי פּלאַן און אַוואַנסירטע מאַנופאַקטורינג פּראַסעסאַז. דער אַרטיקל גיט אַ טיף ויספאָרשונג פון די פּלאַן סטרוקטור און מאַנופאַקטורינג פּראַסעסאַז וואָס געבן הויך-פאָרשטעלונג SiC MOSFETs.

1. טשיפּ סטרוקטור פּלאַן: פּינקטלעכע אויסלייג פֿאַר הויך עפעקטיווקייט

דער פּלאַן פון SiC MOSFETs הייבט זיך אָן מיטן אויסלייג פון דיSiC וועיפער, וואָס איז די יסוד פֿאַר אַלע אַפּאַראַט קעראַקטעריסטיקס. א טיפּישער SiC MOSFET טשיפּ באַשטייט פֿון עטלעכע קריטישע קאָמפּאָנענטן אויף זײַן ייבערפֿלאַך, אַרײַנגערעכנט:

• קוואַל פּאַד

• גייט פּאַד

• קעלווין קוואל פּאַד

דיברעג טערמינאַציע רינג(אדערדרוק רינג) איז נאך א וויכטיגע אייגנשאפט וואס געפינט זיך ארום דעם טשיפּ'ס פּעריפעריע. דער רינג העלפט פארבעסערן דעם ברייקדאַון וואָולטידזש פון דעם מיטל דורך פארמינערן די קאָנצענטראַציע פון ​​דעם עלעקטרישן פעלד ביי די עדזשאַז פון דעם טשיפּ, אזוי פאַרהיטנדיק ליקאַדזש קעראַנץ און פארבעסערנדיק די מיטל'ס פאַרלעסלעכקייט. טיפּישערווייַז, איז דער עדזש טערמיניישאַן רינג באַזירט אויף אַקנופּ טערמיניישאַן עקסטענשאַן (JTE)סטרוקטור, וואָס ניצט טיף דאָפּינג צו אָפּטימיזירן די עלעקטרישע פעלד פאַרשפּרייטונג און פֿאַרבעסערן די ברייקדאַון וואָולטידזש פון די MOSFET.

2. אַקטיווע צעלן: קערן פון סוויטשינג פאָרשטעלונג

דיאַקטיווע צעלןאין א SiC MOSFET זענען זיי פאראנטווארטלעך פאר שטראָם קאַנדאַקשאַן און סוויטשינג. די צעלן זענען אויסגעשטעלט אין פּאַראַלעל, מיט די נומער פון צעלן וואָס גלייך אַפעקטירן די קוילעלדיקע אָן-קעגנשטעל (Rds(אָן)) און קורץ-קרייז שטראָם קאַפּאַציטעט פון די מיטל. צו אָפּטימיזירן פאָרשטעלונג, ווערט די דיסטאַנץ צווישן צעלן (באַקאַנט ווי די "צעל פּיטש") רידוסט, וואָס פֿאַרבעסערט די קוילעלדיקע קאַנדאַקשאַן עפעקטיווקייט.

אַקטיווע צעלן קענען זיין דיזיינד אין צוויי ערשטיקע סטרוקטורעלע פארמען:פּלאַנאַראוןגרובסטרוקטורן. די פּלאַנאַרע סטרוקטור, כאָטש פּשוטער און מער פאַרלעסלעך, האט לימיטאַציעס אין פאָרשטעלונג רעכט צו צעל ספּייסינג. אין קאַנטראַסט, טרענטש סטרוקטורן דערלויבן העכער געדיכטקייט צעל עריינדזשמאַנץ, רעדוצירן Rds(on) און ענייבלינג העכער קראַנט האַנדלינג. כאָטש טרענטש סטרוקטורן ווערן מער פּאָפּולאַר רעכט צו זייער העכער פאָרשטעלונג, פּלאַנאַרע סטרוקטורן פאָרשלאָגן נאָך אַ הויך גראַד פון פאַרלעסלעכקייט און ווערן ווייטער אָפּטימיזירט פֿאַר ספּעציפֿישע אַפּלאַקיישאַנז.

3. JTE סטרוקטור: פֿאַרבעסערן וואָולטידזש בלאַקינג

דיקנופּ טערמיניישאַן עקסטענשאַן (JTE)סטרוקטור איז א שליסל דיזיין אייגנשאפט אין SiC MOSFETs. JTE פארבעסערט די וואלטאזש-בלאקירנדע מעגלעכקייט פון דעם אפאראט דורך קאנטראלירן די עלעקטרישע פעלד פארשפרייטונג ביי די ברעגן פון דעם טשיפּ. דאס איז קריטיש פארן פארמיידן פריצייטיגע צוזאמענברוך ביי די ברעגן, וואו הויכע עלעקטרישע פעלדער זענען אפט קאנצענטרירט.

די עפעקטיווקייט פון JTE איז אָפענגיק פון עטלעכע פאַקטאָרן:

• JTE ראיאן ברייט און דאָפּינג לעוועלדי ברייט פון דער JTE געגנט און די קאנצענטראציע פון ​​דאפּאַנטן באַשטימען די עלעקטרישע פעלד פאַרשפּרייטונג ביי די דעווייס עקן. א ברייטערע און שטאַרקער דאָפּירטע JTE געגנט קען רעדוצירן דעם עלעקטרישן פעלד און פֿאַרבעסערן ברייקדאַון וואָולטידזש.

• JTE קאָנוס ווינקל און טיפקייטדער ווינקל און טיפקייט פון דעם JTE קאנוס האבן אן איינפלוס אויף דער פארשפרייטונג פון עלעקטרישן פעלד און עווענטועל אן איינפלוס אויף דעם דורכברוך וואלטאזש. א קלענערער קאנוס ווינקל און א טיפערער JTE ראיאן העלפן רעדוצירן דעם שטארקייט פונעם עלעקטרישן פעלד, אזוי פארבעסערנדיג די מעגלעכקייט פונעם אפאראט צו אויסהאלטן העכערע וואלטאזשן.

• ייבערפלאַך פּאַסיוואַציעדי ייבערפלאַך פּאַסיוואַציע שיכט שפּילט אַ וויכטיקע ראָלע אין רעדוצירן ייבערפלאַך ליקאַדזש קעראַנץ און פֿאַרבעסערן ברייקדאַון וואָולטידזש. א גוט-אָפּטימיזירטע פּאַסיוואַציע שיכט גאַראַנטירט אַז די מיטל אַרבעט פאַרלעסלעך אפילו ביי הויך וואָולטידזשעס.

טערמישע פאַרוואַלטונג איז נאָך אַ וויכטיקע באַטראַכטונג אין JTE פּלאַן. SiC MOSFETs זענען טויגעוודיק צו אַרבעטן ביי העכערע טעמפּעראַטורן ווי זייערע סיליקאָן קאַונערפּאַרץ, אָבער יבעריק היץ קען פאַרערגערן דיווייס פאָרשטעלונג און פאַרלאָזלעכקייט. ווי אַ רעזולטאַט, טערמישע פּלאַן, אַרייַנגערעכנט היץ דיסיפּיישאַן און מינאַמייזינג טערמישע דרוק, איז קריטיש אין ענשורינג לאַנג-טערמין דיווייס פעסטקייַט.

4. סוויטשינג פארלוסטן און קאַנדאַקשאַן קעגנשטעל: פאָרשטעלונג אָפּטימיזאַציע

אין SiC MOSFETs,קאַנדאַקשאַן קעגנשטעל(רדס(אן)) אוןסוויטשינג פארלוסטןזענען צוויי שליסל פאַקטאָרן וואָס באַשטימען די קוילעלדיק עפעקטיווקייט. כאָטש Rds(on) רעגירט די עפעקטיווקייט פון קראַנט קאַנדאַקשאַן, סוויטשינג פארלוסטן פּאַסירן בעשאַס די יבערגאַנג צווישן אויף און אַוועק שטאַטן, וואָס ביישטייערט צו היץ דזשענעריישאַן און ענערגיע פארלוסט.

כּדי צו אָפּטימיזירן די פּאַראַמעטערס, דאַרף מען נעמען אין באַטראַכט עטלעכע פּלאַן פאַקטאָרן:

• צעל פּיטשדי פּיטש, אדער די ווייַטקייט צווישן אַקטיווע צעלן, שפּילט אַ וויכטיקע ראָלע אין באַשטימען די Rds(on) און סוויטשינג גיכקייט. רעדוצירן די פּיטש אַלאַוז פֿאַר העכער צעל געדיכטקייט און נידעריקער קאַנדאַקשאַן קעגנשטעל, אָבער די שייכות צווישן פּיטש גרייס און טויער רילייאַבילאַטי מוז אויך זיין באַלאַנסט צו ויסמיידן יבעריק ליקאַדזש קעראַנץ.

• טויער אָקסייד גרעבדי גרעב פון דער גייט אקסייד שיכט ווירקט אויף די גייט קאפאציטאנץ, וואס אין דער ריי ווירקט אויף די סוויטשינג גיכקייט און Rds(on). א דינער גייט אקסייד פארגרעסערט די סוויטשינג גיכקייט אבער אויך הייבט די ריזיקע פון ​​גייט ליקאַדזש. דעריבער, איז עס וויכטיג צו געפינען די אפטימאלע גייט אקסייד גרעב כדי צו באלאנסירן גיכקייט און פארלעסלעכקייט.

• טויער קעגנשטעלדער קעגנשטאנד פון דעם טויער מאַטעריאַל אַפעקטירט ביידע סוויטשינג גיכקייט און די קוילעלדיק קאַנדאַקשאַן קעגנשטאנד. דורך ינטעגרירןטויער קעגנשטעלגלייך אין דעם טשיפּ, ווערט מאָדול פּלאַן מער סטריםליינד, רידוסינג קאָמפּלעקסיטי און פּאָטענציעלע דורכפאַל פונקטן אין דעם פּאַקקאַגינג פּראָצעס.

5. אינטעגרירטע טויער קעגנשטעל: סימפּליפייינג מאָדול פּלאַן

אין עטלעכע SiC MOSFET דיזיינס,אינטעגרירטע טויער קעגנשטעלווערט גענוצט, וואָס פאַרפּשוטערט דעם מאָדול פּלאַן און פאַבריקאַציע פּראָצעס. דורך עלימינירן די נויט פֿאַר פונדרויסנדיקע גייט רעזיסטאָרן, רעדוצירט דעם צוגאַנג די צאָל פון קאַמפּאָונאַנץ וואָס זענען נויטיק, שניידט אַראָפּ פאַבריקאַציע קאָסטן, און פֿאַרבעסערט די פאַרלעסלעכקייט פון דעם מאָדול.

די ארייננעמונג פון גייט קעגנשטאנד גלייך אויפן טשיפּ גיט עטלעכע בענעפיטן:

• סימפּליפייד מאָדול אַסעמבליאינטעגרירטע טויער קעגנשטעל סימפּליפייז די וויירינג פּראָצעס און ראַדוסאַז די ריזיקירן פון דורכפאַל.

• קאָסטן רעדוקציעעלימינירן עקסטערנע קאָמפּאָנענטן ראַדוסירט די ביל פון מאַטעריאַלס (BOM) און קוילעלדיק מאַנופאַקטורינג קאָס.

• פֿאַרבעסערטע פּאַקאַדזשינג בייגיקייטדי אינטעגראַציע פון ​​גייט קעגנשטעל ערמעגליכט מער קאָמפּאַקטע און עפעקטיווע מאָדול דיזיינז, וואָס פירט צו פֿאַרבעסערטע פּלאַץ נוצן אין לעצט פּאַקקאַגינג.

6. מסקנא: א קאָמפּליצירטער פּלאַן פּראָצעס פֿאַר אַוואַנסירטע דעוויסעס

דיזיינירן און פאבריצירן SiC MOSFETs נעמט אריין א קאמפליצירטע צוזאמענארבעט פון פארשידענע דיזיין פאראמעטערס און פאבריקאציע פראצעסן. פון אפטימיזירן דעם טשיפּ אויסלייג, אקטיווע צעל דיזיין, און JTE סטרוקטורן, ביז מינימיזירן קאנדוקציע קעגנשטאנד און סוויטשינג פארלוסטן, מוז יעדער עלעמענט פון דעם מיטל זיין פיין איינגעשטעלט צו דערגרייכן די בעסטע מעגלעכע פאָרשטעלונג.

מיט קאנטינעווירלעכע פארשריטן אין דיזיין און פאבריקאציע טעכנולוגיע, ווערן SiC MOSFETs מער און מער עפעקטיוו, פארלעסלעך, און קאסטן-עפעקטיוו. ווי די פארלאנג פאר הויך-פארשטעלונג, ענערגיע-עפעקטיווע דעווייסעס וואקסט, זענען SiC MOSFETs גרייט צו שפילן א שליסל ראלע אין שטראם געבן די קומענדיגע דור פון עלעקטרישע סיסטעמען, פון עלעקטרישע וועהיקלעך ביז רינואַבאַל ענערגיע גרידס און ווייטער.